|
課程名稱 |
交換電路與邏輯設計
Switching Circuit and Logic Design |
|
開課學期 |
105-1 |
|
授課對象 |
電機工程學系 |
|
授課教師 |
楊家驤 |
|
課號 |
EE2012 |
|
課程識別碼 |
901 32300 |
|
班次 |
01 |
|
學分 |
3 |
|
全/半年 |
半年 |
|
必/選修 |
必修 |
|
上課時間 |
星期四7(14:20~15:10)星期五8,9(15:30~17:20) |
|
上課地點 |
電二144電二144 |
|
備註 |
本系優先
總人數上限：40人 |
|
Ceiba 課程網頁 |
http://ceiba.ntu.edu.tw/1051EE2012_01 |
|
課程簡介影片 |
|
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
|
課程大綱
|
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
|
課程概述 |
本課程為數位電路與系統設計之入門課程，將帶領同學了解二元邏輯基本原理與應用。
不同於其他班級，本班為一新開實驗班級、強調手動實作。每位同學都將分到一塊可程式化邏輯陣列(FPGA)板，透過循序漸進的方式，引導同學於課堂中完成與課本內容結合之簡單數位電路。本班級將有多位研究所與高年級助教協助指導實驗，助教將協助提供相關之輸出介面程式，讓同學將設計之電路成果展現於電路板與電腦週邊，並於期末將學期中所完成之小模組整合成為一完整數位系統。 |
|
課程目標 |
本課程之目標為引發同學對數位系統與電路設計之興趣與培養手動實作能力。因此在傳統的理論教材外，新增實驗導引課程。手動實驗將與理論結合，並規畫於課堂中即可完成。透過教材設計，讓同學提早接觸數位系統設計之，培養基本實作能力。對於學習進度較快的同學，也將提供進階資料與補充教材。
本課程為數位系統與電路設計之進階課程(如「數位電路設計」、「數位積體電路設計」、「電子設計自動化導論」、「計算機組織與架構」)之銜接課程，所習的之實作能力對於未來修習相關課程有極大幫助。 |
|
課程要求 |
預修科目： 無 |
|
預期每週課後學習時數 |
|
|
Office Hours |
|
|
指定閱讀 |
Charles. H. Roth, Jr. & Larry L. Kinney, Fundamentals of Logic Design, 7th edition, CENGAGE Learning, 2014.
|
|
參考書目 |
無(將提供實驗講義) |
|
評量方式
(僅供參考) |
|
No. |
項目 |
百分比 |
說明 |
|
1. |
Lab |
20% |
|
2. |
Midterm exam |
35% |
|
3. |
Final project |
35% |
|
4. |
Quiz |
10% |
|
|
|
週次 |
日期 |
單元主題 |
|
第1週 |
9/15,9/16 |
Holiday |
|
第2週 |
9/22,9/23 |
Ch 1 Number Systems; Ch 2 Boolean Algebra |
|
第3週 |
9/29,9/30 |
Ch2 Boolean Algebra; Ch 3 Boolean Algebra (Continued) |
|
第4週 |
10/06,10/07 |
Ch 4 Applications of Boolean Algebra |
|
第5週 |
10/13,10/14 |
Ch 5 Karnaugh Maps; Ch 7 Multi-Level Gate Circuits; NAND NOR Gates |
|
第6週 |
10/20,10/21 |
Quiz 1 (Ch 1-4); Ch 7 Multi-Level Gate Circuits; NAND NOR Gates |
|
第7週 |
10/27,10/28 |
Ch 8 Combinational Ckt Design (skip Fig 8-12, 8-14) |
|
第8週 |
11/03,11/04 |
Ch 9 Multiplexers Decoders and PLDs (skip 9.7, 9.8, and Shannon’s expansion (eqs. 9-10~12) will be included in the exam.) |
|
第9週 |
11/10,11/11 |
Review Session; Midterm (Ch1-9) |
|
第10週 |
11/17,11/18 |
Ch 11 Latches and FFs |
|
第11週 |
11/24,11/25 |
Ch 12 Registers and Counters |
|
第12週 |
12/01,12/02 |
Ch 12 Registers and Counters |
|
第13週 |
12/08,12/09 |
Ch 13 Analysis of Clocked Sequential Ckts |
|
第14週 |
12/15,12/16 |
Ch 14 Derivation of State Graphs and Tables ( Skip Examples 2 & 3 in Sec. 14.3) |
|
第15週 |
12/22,12/23 |
Quiz 2 (Ch 11-13) |
|
第16週 |
12/29,12/30 |
Ch 15 Reduction of State Tables (15.1 to 15.3) |
|
第17週 |
1/05,1/06 |
Ch 16 Sequential Ckt Design (16.1 to 16.4) |
|
第18週 |
1/13 |
Final Project Presentation |
|